【啞巴機意思】正確答案曝光 |Light |上架5分鐘卻秒完售 |

精準分工與晶圓製造工藝的演進

在半導體工藝中，刻蝕工藝工程師的角色至關重要，他們專注於刻蝕工作，不涉及薄膜製備。這種分工模式源於管理實踐，而非嚴格的技術分類。因此，所謂的四大模組，並非純粹技術上的劃分，而是兼顧了部門和位置的含義。由此可見，晶圓製造是一個多層次的過程，包括隔離、器件生長、通孔和金屬互聯等主要階段，而這些階段往往涉及四大模組中的部分或全部操作。

• 對於初入行的從業者而言，很難理解工藝過程中的循環加工模式。他們可能會想當然地以為，只要按序完成四個部分，就能製作出芯片。然而，這種想法並不符合工廠實際工藝的運作方式。

• 若想對晶圓製造過程有結構化的理解，需要從產品工藝本身入手分析。在FAB工廠，工藝通常會被連貫地記錄在一系列文件中，這些文件包括工藝流程圖、工藝路線圖等，其中詳細記載了晶圓從開始到出庫的整個工程實現細節，如工步、階段、層次、工藝參數、檢測計劃、光罩編號、工藝能力等。這些文件是工廠運行和交付產品的基礎。

• 襯底作為製造電路的基礎材料，是一種經過圖形化處理的平滑原片。在FAB廠內，襯底會經歷增材、減材和改性處理，最終將一系列電路以立體形式製造在襯底上，成為可出貨的成品。例如，前文提到的“開關”，根據電流通斷特性，可以分為通電開啟和斷電開啟兩種類型。在晶圓上同時實現這兩種開關

  在半導體的歷程中，CMOS工藝作為主力軍，在技術的進步中發揮了重要作用。它源自於仙童半導體，由薩支唐和F.M.Wanlass於1963年共同發明。值得一提的是，1968年諾伊斯和摩爾離開了仙童，而1969年的硅谷半導體工程師大會上，在場的400多人中，僅有24人未在仙童工作過。同年，Intel發佈首款MOS存儲器1101，然而初始階段由於良率問題和金屬、二氧化矽、硅之間的裂紋問題，限制了生產。摩爾使用自對準柵工藝，使得成本大幅下降。1970年，Intel發佈1103 Dram；直至1974年，仙童半導體被出售給法國公司。

  CMOS工藝概述

  • 場氧隔絕
  • 柵氧製作
  • 金屬互聯
  • 鈍化保護

  反相器的實現

  反相器電路圖
  A	B
  UIN	UOUT

  工藝流程簡述

  通過控制A點的電壓，可以實現對B點電壓的反相輸出，從而構成一個非門電路。

  功耗問題的解決

  • 閥值電壓（Vt）

    Vt是指太晶體管從關閉狀態轉向導通狀態所需的最低電壓。這個值是由設計者根據特定應用場合設定的，例如用於手機和汽車的MOS管（開關）將有所不同。因此，FAB在生產過程中必須確保每個晶片上的Vt值盡可能接近客户的設計值。

    

    延伸閲讀…

    Z世代為何愛上「啞巴手機」？Light Phone II不能上網也無法拍照，上架5分鐘卻秒完售

    卡卡汽車音響

    結語

    參考資料

    電晶體結構拆解 下圖是一個電晶體結構的簡化圖，這個結構可以更有效地減少成本。其中，兩個大的正方形是「開關」，左側及右側的矩形與背景相連，構成襯底。左端用於接地（VSS），右端用於接電源（VDD）。在四個矩形區域的白色部分是有源區，裡面包含長器件的部分。白色線區域邊緣以外的區域是重參雜區（N+和P+）。綠色的VDD、VSS、VIN、VOUT是金屬層，綠色區域內的正方形也是金屬層，稱為通孔（Contact），用於連接上下層。器件在底部通過澱積金屬孔的方式連接成立體結構。層次構造通過光罩層加工實現，下圖樣本顯示了七層光罩的加工方法。 Active Area覆膜與邊界刻蝕 在CMOS工藝中，有源區（Active Area）的保護是關鍵步驟。這通常通過在待長器件的區域上長一層幾納米厚的SiO2（介電質）開始，其自然氧化層厚約為幾個原子層，通常不超過2.5納米。接著，外層長幾百納米厚的SiN（氮化硅），這是因為SiN較硬，可用作化學機械拋光（CMP）的阻擋層。然後，進行光刻、刻蝕，精確刻出邊界。每成長一層膜都要測量膜厚，以確保符合規格要求，刻蝕過程則需控制刻紋寬度（CD）。 澱積SiO2 在刻蝕出凹槽後，進行濺射固化（CVD）填充SiO2，然後進行CMP去除多餘的SiO2和刻蝕掉SiN，最終隔離出一個個獨立井的邊界，這樣只在隔離的範圍內進行器件的加工。這裡面有兩種隔離工藝：LOCOS（局部氧化法）和STI（間隙填充法），後者用於解決鳥嘴效應。 MOSFET的襯底 由於需要同時長NMOS（N型MOSFET）和PMOS（P型MOSFET），因此需要兩種不同的襯底：N型和P型。兩口井對應於兩種不同襯底。 熱氧化與井注入 在襯底上長一層SiO2犧牲層，用於保護襯底表面在井注入過程中不受損。接著，進行光刻、刻蝕，注入，形成P井和N井。柵氧是非常薄的層，越薄電場越強，越容易形成反型層。（反型：將P型的電子吸引到薄薄的一層，相當於變成了N型 晶圓製造過程簡介 步驟 描述 器件製造 在晶圓的單晶硅基底上製造柵極、源極和漏極，透過疊加不同的工藝層次完成。 連接晶體管 使用金屬層（如鎢或銅）將多個晶體管連接，形成管芯（Die）。 版圖設計 芯片設計公司在生產前確定晶體管的佈局和連接方式。 保護層添加 在器件層和金屬層之上添加保護層（如SiO2或SiN），並開設PAD接口。 成品測試 在出廠前進行WAT測試（針對樣版進行抽測）和CP測試（對管芯進行全電性測試）。 晶圓製造的重要里程碑 6寸及以下晶圓逐漸淘汰，8寸和12寸成為主流。 第三代半導體材料（如SIC和GaN）逐漸應用，但8寸量產技術仍處於初步階段。 晶體管作為微電子開關的工作原理 參數 描述 Vt 閾值電壓，即柵極電壓至使電流從源 FAB製程中的電性檢驗與控制 確保電性指標符合設計標準 在半導體製造過程中，從基礎的晶圓製造到複雜的封裝測試，每個環節都要求極高的精準度和嚴格的品質控制。特別是在FAB（工廠）製程中，電性檢驗是確保產品符合電性設計指標的重要步驟。本文將簡要介紹FAB製程中的幾個關鍵電性指標及其控制方法。 閥值電壓（Vt） Vt是指太晶體管從關閉狀態轉向導通狀態所需的最低電壓。這個值是由設計者根據特定應用場合設定的，例如用於手機和汽車的MOS管（開關）將有所不同。因此，FAB在生產過程中必須確保每個晶片上的Vt值盡可能接近客户的設計值。 延伸閲讀… 網路流行語「內卷」是什麼意思？正確答案曝光，台灣一堆年輕人都在用 中國大陸網絡用語列表 柵極電壓（Vg）與電流控制 當Vt確定後，需要在柵極施加電壓以控制電流。這個施加的電壓與被控電流之間的關係，以及這種控制的穩定性，都是需要受到規定的。柵極電壓Vg的值通常設定為略高 從疊圖分析到產品出貨：晶圓製造的完整過程 前端工藝的結束與產品最終流向 在晶圓製造的前端工藝中，當疊圖分析在Ink機台完成，並經過真空包裝後，產品就會被送入倉庫，等待發貨給客户。這標誌著前端工藝的完結。需要強調的是，這僅僅是從工藝實現的角度來描述了晶圓製造，實際上，工廠的運營和管理體制對FAB能否盈利有著決定性的影響。 晶圓製造的層層疊加工藝流程 晶圓初始表面是平坦光滑的，需要在上面構建複雜的器件和金屬連接線。這涉及到圖形化、增材、減材和改性處理等多種工藝，這些工藝主要依賴化學和物理離子轟擊。其中，增材是指薄膜相關工藝，減材是指刻蝕相關工藝，改性是指注入相關工藝，而規定加工範圍的光刻則屬於四大模組之一。比如，在製造PW層時，會經歷PW_DEP（澱積）、PW_PHO（黃光，即光刻）、PW_ETC（刻蝕）、PW_IMP（注入）、PW_RMV（去膠）等步驟。工段（Stage）可以看作是層次（Layer）的下級，而步驟（Step）的上級。在同一個模組中，對於同一個層次的加工步驟被歸類為一個工段，例如黃光工段涵蓋了塗膠、曝光、顯影、對位（Overlay）和直徑（CD）檢測等步驟。在實際操作中，這些規則會被納入MES系統進行管理。 薄膜製程（TF）：PVD、CVD和CMP 薄膜製程（TF）是晶圓製造中關鍵的一步，包括物理氣 膜層指標的不懈追求與工藝形態的演進 1. 膜層指標提升的關鍵步驟 膜層指標的不斷提高是一個漫長而複雜的過程，涉及多種工藝形態的發展和應用。目前常見的工藝包括蒸鍍法PVD、濺射法PVD、化學氣相沉積法APCVD、低壓化學氣相沉積法LPCVD、電濺射沉積法PECVD以及原子層沉積法ALD。這些工藝各有其優缺點，旨在滿足工程師在不同應用環境下的需求。在這一系列工藝中，CMP化學機械研磨法扮演著關鍵角色，不僅用於平坦化表面，還負責去除多餘的金屬以防止短路，以及去除STI中的多餘Sio2。CMP的實施通常需要在真空中進行，這時就需要使用泮浦（泵）來抽取真空，而真空的量測則由真空計負責，單位通常以託（torr）、毫託或帕斯卡來表示。這些參數會在Recipe中設置，Recipe的設定是工藝工程師的主要工作內容。一旦Recipe設定完成，需要嚴格遵守，不得隨意更改，因此會有如RMS系統這樣的軟件來協助管理和監控機台參數，以確保工藝的準確性和高效率。 2. 雜質的引入與電學性質的改變 為了實現電學性質的變化，工藝中涉及到向Wafer內引入雜質的步驟。例如，通過替位式擴散法注入硼（B）和磷（P），從而形成N型注入和P型注入。這個過程中，需要嚴格控制雜質的數量、分佈和深度，這些參數與時間和温度密切相關。爐管的加工過程通常在爐中進行，可以同時加工多個LOT，一個Lot一般包含25片晶圓，而多個Lot組合在一起進行加工即為一個Batch。由於爐管加工的時間較長，可能需要6到8個小時，因此如何安排排 製造半導體所需的工藝流程與控制 刻蝕過程的指標 Etch rate（刻蝕速度） Selectivity（選擇比） Uniformity（均勻度） Profile（刻蝕圖形規則度） End point（終點控制） 黃光區的工藝 光刻是黃光區的主要工藝，包括塗膠、曝光、顯影三個步驟。使用的光刻膠有正膠和負膠之分，其原理是光刻膠中的感光劑在光照下發生化學反應，使光刻膠的溶解性在曝光部分與未曝光部分產生巨大差異（約3000倍）。曝光時，能量、焦距和時間的設定對圖形的精度和尺寸有很大影響。在確定這些參數時，通常會進行FEM（聚焦能量矩陣）分析。 光刻的結果參數 分辨率（一毫米寬的距離可清晰刻畫的線數） Overlay（不同層之間的對準度） 缺陷控制（防止光刻後殘留或破損） 感光速率（過低會降低效率） 熱膨脹（温度變化引起的尺寸偏差） 產品製造中的檢測 在半導體產品製造過程中，檢測是為了確保不同層之間的套準偏差在規定範圍內，以及刻蝕後的台階和薄膜的厚度在正常範圍內。 系統監控 CIM系統是一個包含多個子系統的集成製造系統，用於監控半導體製造過程。這些子系統包括：MES、EAP、RMS、APC、SPC、YMS、RTS、RTD、MCS和AMHS。 半導體產業是一個將不可能變為可能的行業，其工藝精細到原子層面，偏差控制納米級別。這些都必須 MES系統：生產流程的管理大腦 在晶圓製造廠內，MES系統如同車間運作的指揮官，負責監控和協調生產過程的每一個細節。這套系統不僅記錄了生產的步驟，還涵蓋了量測、加工以及自動hold和pi-run的功能。當機台到達保養期限時，MES還能自動發送提醒，確保生產流程的連續性和高效性。 EAP系統：設備自動化控制的關鍵 對於加工過程中的關鍵步驟，如開始加工（Track In）和結束加工（Track Out），EAP系統發揮著重要作用。這是一個與設備強交互的軟件，負責監控加工過程中的數據，並確保按照設定的規則運行。一旦發現異常，系統會自動發出警報，並可能會觸發OCAP流程，由PE工程師進行問題解決。 SPC系統：穩定的工藝參數保障 每個層次的加工完成後，量測數據會被送至SPC系統進行分析。通過對正態分佈的工藝參數進行監控，SPC能夠確保工藝過程的穩定性。如果數據違反了既定規則，系統會自動警報，嚴重的可能會導致生產暫停，並需要PE工程師介入解決問題。 APC系統：參數自動優化 APC系統能夠根據光刻套準偏差計算補償值，並自動調整機台參數，確保加工過程的精度。 YMS系統：實現疊圖分析和MAP Control YMS系統負責不同層次之間的 在很長一段時間內，半導體CIM軟件主要由IBM和AMAT控制，禁售後，國產替代品開始有機會發展，現在新FAB廠普遍使用國產CIM軟件。 每個FAB廠通常有一個專門的IT團隊負責CIM系統的維護和二次開發現。半導體廠追求完全自動化，許多工作都需要通過系統完成，例如進行實驗需要在系統中開立單據；解決Hold問題也需要在系統中操作；日常的核心分析，如機台的真空、電場、磁場、流量、壓力等數據，也需要從系統中提取。 因此，除了學習工藝和設備技能外，工程師還需學習各種系統操作，這有助於他們在工作中利用數據快速定位根本原因。FAB廠需要多方面的人才，文科生可以在HR、採購、財務、公共關係等部門找到工作，這些部門通常女性員工較多。電子行業背景的人可以從事TD和PIE工程師的工作，TD專注於新技術研發，而PIE則負責技術的轉移和量產。這些職位通常需要跟蹤lot從投片到出貨的整個流程，並在過程中處理各種問題，包括寫報告和與其他部門協調。 在TD和PIE的工作中，關鍵是既要擔當新技術的研究開發角色，又要負責將客户的需求轉化為內部可執行的項目，並進行試生產。這意味著TD工程師需要經常申請試生產，填寫相關資料，並在系統中追蹤lot的狀態。在這個過程中，需要識別關鍵點，設定KPI，並與各部門保持良好的溝通和協調。 作為TD工程師，必須非常小心，因為在系統中鍵入 團隊協作與溝通 在半導體製造流程中，團隊協作和溝通是至關重要的。當PIE團隊接手TD的工作，他們需要確保流程的穩定性和效率。他們負責監控關鍵步驟，將數據轉化為有用的信息，以預防問題的發生並及時解決。同時，他們還需要與其他部門保持良好的溝通，如與模組PE合作，確保每個步驟的質量，以及與設備團隊合作，解決可能出現的機台問題。 在半導體製造行業，YE缺陷改善工程師和良率提升工程師的工作日常涉及缺陷圖分析、缺陷趨勢圖分析、KLA recipe設定、重點關注模組、跟蹤製程問題以及進行早期警示等。這些工作都需要高度的數據分析能力和報告能力。例如，在發現邊緣有霧狀顆粒的Special Map時，需要通過MES系統抓取數據，分析後發現問題來自於同一顆螺絲彈簧老化，進而採取措施避免更大損失，這是一個非常有成就感的過程。因此，YE工程師需要具備快速定位問題和執行全面改善的能力。此外，生產計劃、工業工程師、廠務工程師、生產技術員、線上小妹和IT工程師等其他職位也是半導體製造行業不可或缺的一部分。台廠在高端電子代工中擁有顯著的全球市場份額，公司規模龐大，職位等級體系相對規範，協理等級別的職位通常代表了一定的管理層級。相比之下，大陸企業的職位體系各公司差異較大。半導體行業深受台灣經驗的影響，職位體系與台廠類似。